Tesis Doctoral

Tesis Doctoral
salon_de_grados_ETSII_Sevilla
 

Miércoles, 10 de Junio de 2026 12:00

  Salón de Grados

Titulo de la Tesis: Cost-Effective Hardware-Aware Machine Learning to Mitigate Memory and Workload Bottlenecks in Parallel Architectures

Doctorando: D. Pablo Sánchez Cuevas

Directores: Dr. Fernando Díaz del Río / Dr. José Antonio Ríos Navarro

Tutor: José Luis Sevillano Ramos

Resumen

La arquitectura informática está evolucionando rápidamente para adaptarse a las exigencias computacionales actuales, impulsados por los avances en Big Data, IA y computación periférica. Sin embargo, este progreso se ve obstaculizado por dos cuellos de botella críticos e interdependientes: la eficiencia de la memoria y la eficiencia de la carga de trabajo. En este contexto, este trabajo aborda e implementa métodos de aprendizaje automático rentables y modelos y estrategias que tienen en cuenta ambos cuellos de botella.

En primer lugar, se propone el modelo «Support Vector Machines For Address Prediction» (SVM4AP), que logra predicciones de alta precisión sobre los accesos a la memoria mediante su aprendizaje en línea a corto plazo con un bajo consumo de recursos, y una nueva familia de precargadores de memoria caché denominada Greedily Accurate SVM-based Prefetcher (GASP) para predecir el siguiente bloque de memoria. Los resultados obtenidos muestran que el GASP estándar alcanza una aceleración superior a la de los prefetchers de última generación, y un menor coste de hardware. 

En segundo lugar, se estudia el impacto de la asignación de la carga de trabajo en el consumo energético, el rendimiento y el tiempo de ejecución para diferentes arquitecturas paralelas, heterogéneas y distribuidas. Se propone un modelo analítico-metaheurístico para estimar la energía-tiempo de la ejecución en un clúster heterogéneo compuesto por nodos CPU+GPU, logrando estimaciones de energía-tiempo con un error mínimo. Otro enfoque basado en la carga de trabajo es KnowYourPlace: un novedoso método de colocación de kernels y búferes para la arquitectura de motores de IA masivamente paralelos, el cual supera con éxito a los métodos de ubicación de vanguardia en AI Engines.

 

Desarrollado por iCagenda

Buscar

Noticias

Directorio

Tablón de Anuncios

Mapa del Sitio

Esta web usa cookies propias para el correcto funcionamiento y de terceros para analizar el tráfico de nuestra página web. Si continúas navegando, consideramos que aceptas su uso. Política de cookies.